(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211273351.0 (22)申请日 2022.10.18 (71)申请人 北京四方继保自动化股份有限公司 地址 100085 北京市海淀区上地信息产业 基地四街9号 申请人 北京四方继保工程 技术有限公司 (72)发明人 李树峰　苏毅　屠黎明　焦利霞　 宋大雷　邓琳　杨卉卉　郑牛潼　 赵晖　 (74)专利代理 机构 北京智绘未来专利代理事务 所(普通合伙) 11689 专利代理师 赵卿 (51)Int.Cl. H02H 7/06(2006.01) H02H 7/04(2006.01)H02J 13/00(2006.01) (54)发明名称 一种基于锁频同步的发变组保护并行处理 方法和平台 (57)摘要 一种基于锁频同步的发变组保护并行处理 方法和平台， 将发变组保护平台根据保护对象分 成若干个 保护处理子系统， 每个子系统都连接到 同步总线上； 子系统按序向同步总线发送同步信 号及信号的有效标志， 并检测接收总线上的同步 信号， 在预设的延时时间内， 若能接收到有效的 同步信号， 则子系统进入锁频同步运行模式， 进 行发变组保护并行处理， 否则子系统进入自治运 行模式。 本发 明中每个发变组保护处理子系统既 可以锁频同步负载均衡运行， 又可以高可靠自治 运行。 兼顾了整个发变组保护处理的同步性、 实 时性和可靠性。 权利要求书2页 说明书7页 附图2页 CN 115528650 A 2022.12.27 CN 115528650 A 1.一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 所述方法包括以下步骤： 步骤1： 将 发变组保护根据保护对象分成若干个保护处理子系统， 每个子系统都连接到 同步总线上； 步骤2： 子系统按序向同步总 线发送同步信号及信号的有效标志， 并检测接收总线上的 同步信号， 在预设的延时时间内， 若能接收到有效的同步信号， 则子系统进入锁频同步运行 模式， 进行发变组保护并行处 理， 否则子系统进入自治运行模式。 2.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 所述子系统为独立的物理板卡或同一物理板卡上的不同功能 区域。 3.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 每个子系统包括独立的用于模拟量 转换的AD模块、 用于保护逻辑处 理的CPU模块。 4.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 每个子系统可接收同步总 线上的同步信号并锁定同步信号频率， 亦可发送同步信号及 信号的有效标志到同步总线上， 用于并行冗余 实时计算， 并通过同步总线实时交互信息， 输 出统一的出口结果。 5.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 所述同步总线为多模总线SMBG。 6.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 发变组保护上电后， 每个子系统通过预先设定的身份识别标志ID来确定本子系统 的序 号； 子系统发送到同步总线的同步信号中包 含自身的ID， 以供其它子系统识别。 7.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 所述预设时间为(m+1)* △t， 其中， m为子系统的总个数， △t为同步信号一个最小频率 周期的时间。 8.根据权利要求1所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 步骤2具体包括： 步骤21： 发变组保护上电后， 第1个子系统将同步信号及信号的有效标志发送到同步总 线上； 步骤22： 所有子系统检测接收总线上的同步信号， 判断是否存在有效的同步信号， 若存 在， 则锁定同步信号， 子系统的AD模块、 CPU模块根据同步信号的节拍进 行工作， 进入锁频同 步运行模式； 步骤23： 若第n个子系统在等待n* △t时间后， 仍然没有收到有效的同步信号， 再将本子 系统的同步信号及信号有效标志发送到同步总线上， 返回步骤2 2； 其中， n为子系统的序号， m≥n≥2， m为子系统的总个数； 步骤24： 若所有子系统在等待(m+1)* △t时间后， 仍然没有收到有效的同步信号， 则按 照本子系统的工作 节拍进行模拟量转换、 保护逻辑处理工作， 进入自治运行模式， 返回步骤 22。 9.根据权利要求8所述的一种基于锁频同步的发变组保护并行处 理方法， 其特 征在于： 步骤22中， 如果同步总线上同时存在多个有效的同步信号时， 则子系统仅接收ID序号权　利　要　求　书 1/2 页 2 CN 115528650 A 2最小的有效同步信号； 在接收到有效同步信号后， 子系统锁频同步信号的脉冲沿和频率， 使本子系统的AD模 块、 CPU模块根据同步信号的节拍进行工作， 保障子系统的采样、 保护逻辑处理工作与发出 同步信号的系统 处于同步工作状态。 10.根据权利要求1 ‑9任意一项所述方法得到的基于锁频同步的发变组保护并行处理 平台， 其特 征在于： 所述平台包括若干个保护处 理子系统和同步总线： 所述保护处 理子系统根据保护对象划分， 且每 个子系统都连接 到同步总线上； 所述保护处理子系统， 用于按序向同步总线发送同步信号及信号的有效标志， 并检测 接收总线 上的同步信号， 且在预设的延时时间内， 若能接收到有效的同步信号， 则子系统进 入锁频同步 运行模式， 进行发变组保护并行处 理， 否则子系统进入自治运行模式。权　利　要　求　书 2/2 页 3 CN 115528650 A 3